|
高速先生成員--周偉 之前高速先生發表過一篇《過孔STUB長，DDR信號“強”？》的文章，最近大家也都在問DDR4或DDR5長stub是否有影響，是否要背鉆等，然后正好有個項目在仿真DDR4地址信號的時候我們讓設計人員將走線移到stub較長的層面，信號居然變好了，到底怎么回事呢，下面我們就來看看吧。 這個項目共16層，板厚2.9mm，主控芯片拖了3片DDR4顆粒，這些器件都分布在底層，數據速率（下文簡稱數率）需要運行到2400Mbps。如下圖所示為對應的疊層信息。 
采用同樣的模型進行仿真，發現主干在L14層的（Stub較長）信號質量居然比L5層（Stub較短）的信號質量更好，可見如下圖所示的第一個顆粒信號眼圖的對比。 
圖1 數率2400Mbps時第一個顆粒處地址信號眼圖
上圖所示L5層的走線眼圖基本快閉合了，眼寬也比較小，這種眼圖的質量可能會影響到信號的正常工作，會導致速率跑不上去或者會數據出錯，而L14層的走線眼圖就好很多，再優化一下就會有一定的裕量，看起來過孔stub長居然對DDR4的信號質量有一定的改善作用。 這個原理其實在上篇文章中講到過，我們再來重溫一下：過孔stub本質是一種能量泄放的通道，越是高頻的能量受到的影響越大，因此，高速串行需要控制過孔stub盡量短，以避免能量損耗。但是，對于主控芯片的驅動較強，加上一驅多拓撲的反射更容易在近端顆粒處積累，所以近端顆粒的信號質量就成了通道的瓶頸，增加近端顆粒的過孔stub長度能夠很好的衰減高頻分量，使主芯片輸出的強度減弱，上升沿變緩，最終達到減少反射的目的，相應的，信號質量也得到了改善。這也印證了我們一直說的：大部分信號完整性問題歸根到底就是信號的上升沿太快造成的。 我們接下來看當數據速率上升到3200Mbps時地址信號的眼圖會怎么樣，其他都不變，直接改變地址信號的速率到1600Mbps，如下是對應的眼圖： 
圖2 數率3200Mbps時第一個顆粒處地址信號眼圖 可以看到速率上升后整體的眼高反而變好了，同時趨勢還是一樣，比較長的stub孔 L14層的走線比短stub孔L5層的走線信號質量好。看起來在模型上升沿比較快（驅動強）的時候，地址信號保留一定的過孔stub確實會對信號質量有一定的改善作用，接下來我們再用Xilinx的fast slew rate模型來驗證一下，保持同樣的拓撲，將驅動模型換成Xilinx的driver48_fast，其他不變的情況下，地址信號還是按照1600Mbps的速率仿真的結果如下所示。 
圖3 數率3200Mbps時第一個顆粒處地址信號眼圖（xilinx_driver48_fast驅動）
此時還是比較強的驅動，可以看到比較長的stub孔 L14層的走線比短stub孔L5層的走線信號質量好。如果換成不是那么快的比較正常的驅動結果會怎么樣呢？下面我們把驅動改成Xilinx的driver48_typical，其他條件不變，仿真出來的眼圖如下圖所示。 
圖4 數率3200Mbps時第一個顆粒處地址信號眼圖（xilinx_driver48_typical驅動）
兩個眼圖肉眼看起來其實差不多，量測下來短stub孔的眼高稍微好點，但長stub孔的信號質量也還不錯，可以滿足要求，這么看來在3200Mbps數據速率下，不管驅動正常還是比較強，長stub過孔都有比較好的表現，這樣是否就能說明過孔stub比較長其實對3200Mbps速率下的地址信號反而更好呢？大部分情況下看起來是這樣的，那如果這個信號本身的驅動比較弱，此時長stub過孔會將信號上升沿變得更緩，這樣對信號質量是否有影響呢？接下來我們也通過仿真來驗證下。 其他都不變的情況下將驅動模型換成比較弱一點的ron80，再比較兩種情況在數據速率3200Mbps時的眼圖如下圖所示。 
圖5 數率3200Mbps時第一個顆粒處地址信號眼圖（本案例_ron80驅動）
可以看到結論還是和上面差不多，這是由于此時這個模型的沿也不是很緩，相對于普通的弱驅其實也并不弱，那我們再來看看Xilinx的slow模式，這個可能更有代表性一點，直接將驅動模型換成Xilinx的driver48_slow，其他不變還是在3200Mbps數率下的仿真結果如下圖所示。 
圖6 數率3200Mbps時第一個顆粒處地址信號眼圖（xilinx_driver48_slow驅動）
從仿真結果來看，還是過孔stub較長的信號眼圖會好點，看起來結論已經比較明顯了，那就是3200Mbps數率下，過孔stub對地址信號的影響比較小，甚至會吸收掉一部分反射信號使得信號質量更好。再拓展一下，如果到了DDR5地址信號也有ODT了，結論還是不是這樣呢？都到門口了，我們接下來就最后再仿真看看如果地址按照3200Mbps結果會怎么樣。 拓撲還是不變，驅動改為之前比較強一點的Ron48，顆粒模型換成DDR5，外部上拉端接去掉，地址信號按照3200Mbps速率仿真，結果如下圖所示。 
圖7 數率6400Mbps時第一個顆粒處地址信號眼圖（Ron48驅動）
可以看到當地址信號速率到3200Mbps時（數據率6400Mbps），長過孔stub對地址信號的影響也還不是很大，這樣我們以后DDR4設計的時候就不用想著stub的影響了，也不用考慮地址信號長stub要不要做背鉆了，甚至有時候還可以特意把地址信號走在長過孔stub的層面。 按照這個思路，我們正好把這個結論用在了一個一拖五的錯位正反貼的DDR4項目上，而且最終驗證也成功了。該項目板厚也是3mm共18層板，一開始設計的時候采用常規的做法，盡量避開長過孔stub的層面，后面仿真的時候發現信號質量整體不太好，尤其是第一片顆粒的眼圖比較小，信號反射嚴重，如下圖所示。 
后面我們建議引入一定的過孔stub，把TOP層的顆粒，前面的走線換到L3層；BOT層的顆粒，前面的走線換到L16層，這樣顆粒前面的換層孔stub就比較長，然后再仿真得到如下比較好的眼圖。 
有時候不得不覺得，這個世界就是這么神奇！尤其是DDRx的設計套路太多了，設計難度越來越大，不仿真還真不好保證能跑到那么高的速率。 關于一博： 一博科技成立于2003年3月，深圳創業板上市公司，股票代碼: 301366，專注于高速PCB設計、SI/PI仿真分析等技術服務，并為研發樣機及批量生產提供高品質、短交期的PCB制板與PCBA生產服務。致力于打造一流的硬件創新平臺，加快電子產品的硬件創新進程，提升產品質量。
| 
