數字電路時鐘+仿真+演示ppt
仿真原理圖如下（proteus仿真工程文件可到本帖附件中下載）
51hei.gif (87.78 KB, 下載次數: 368)
下載附件
2023-5-11 14:59 上傳
數字電路時鐘.jpg (615.55 KB, 下載次數: 324)
下載附件
仿真實物圖
2023-5-11 10:25 上傳
設計思路：數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。本次設計采用CD4060與CD4013組成秒脈沖信號，通過計數器、譯碼器、數碼管可實現時間的顯示。
CD4060:與電阻、電容、石英晶體共同組成振蕩器。
CD4013：經過分頻輸出1Hz的基準秒信號。
CD4518：加法計數器。
CD4511：譯碼器。
譯碼及驅動顯示電路
采用半導體數碼管,用發光二級管組成的字形來顯示數字.半導體數碼管有共陽極和共陰極兩種類型.共陽極數碼管的七個發光二極管的陽極接在一起,而七個陰極則是獨立的.共陰極數碼管與共陽極數碼管相反,七個發光二極管的陰極接在一起,而陽極是獨立的。當數字鐘的計數器在CP脈沖作用下，按60秒為1分、60分為1小時，24小時為一天的技術規律計數時就應將其狀態顯示成清晰的數字信號。這就需要將計數器的狀態進行譯碼并將其顯示出來。譯碼顯示電路：4511、七段顯示數碼管的外部引線排列如下圖所示。
校正時間的方法是：首先截斷正常的計數通路，然后再進行人工觸發計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端，校正好后，再轉入正常計時狀態即可。根據要求，數字鐘應具有分校正、時校正和秒校正功能，因此，應截斷分個位、時個位、秒個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中，所示為設計的校時電路。
LT：它主要用來檢測數碼管是否損壞。3號引腳是測試輸入端，當BI=1，LT=0 時，譯碼輸出全為1，不管輸入狀態如何，七段均發亮，顯示“8”。
BI：4號引腳是消隱輸入控制端，當BI=0 時，不管其它輸入端狀態如何，七段數碼管均處于熄滅（消隱）狀態，不顯示數字。 LE：鎖定控制端，當LE=0時，允許譯碼輸出。 LE=1時譯碼器是鎖定保持狀態，譯碼器輸出被保持在LE=0時的數值。
CD4511
LT：它主要用來檢測數碼管是否損壞。3號引腳是測試輸入端，當BI=1，LT=0 時，譯碼輸出全為1，不管輸入狀態如何，七段均發亮，顯示“8”。
BI：4號引腳是消隱輸入控制端，當BI=0 時，不管其它輸入端狀態如何，七段數碼管均處于熄滅（消隱）狀態，不顯示數字。 LE：鎖定控制端，當LE=0時，允許譯碼輸出。 LE=1時譯碼器是鎖定保持狀態，譯碼器輸出被保持在LE=0時的數值。
CD4518
CD4518采用并行進位方式，只要輸入一個時鐘脈沖，計數單元Q0翻轉一次；當Q0為1，Q3為0時，每輸入一個時鐘脈沖，計數單元Q1翻轉一次；當Q0=Q1=1時，每輸入一個時鐘脈沖Q2翻轉一次；當Q0=Q1=Q2=1或Q0=Q3=1時，每輸入一個時鐘脈沖Q3翻轉一次。這樣從初始狀態（“0”態）開始計數，每輸入10個時鐘脈沖，計數單元便自動恢復到“0”態。若將第一個加計數器的輸出端Q3作為第二個加計數器的輸入端ENB的時鐘脈沖信號，便可組成兩位8421編碼計數器，依次下去可以進行多位串行計數。
CD4060
脈沖發生器是數字鐘的核心部分，它的精度和穩定度決定了數字鐘的質量，通常用晶體振蕩器發出的脈沖經過整形、分頻獲得1Hz的秒脈沖。
CD4060是由一振蕩器和14位二進制串行計數器位組成，振蕩器的結構可以是RC或晶振電路，CR為高電平時，計數器清零且振蕩器使用無效。所有的計數器位均為主從觸發器。在CP1(和CP0)的下降沿計數器以二進制進行計數。在時鐘脈沖線上使用斯密特觸發器對時鐘上升和下降時間限制。
CD4013
在電子技術中，N/2(N為奇數)分頻電路有著重要的應用，對一個特定的輸入頻率，要經N/2分頻后才能得到所需要的輸出，這就要求電路具有N/2的非整數倍的分頻功能。 CD4013是雙D觸發器，在以CD4013為主組成的若干個二分頻電路的基礎上，加上異或門等反饋控制，即可很方便地組成N/2分頻電路。
在此次的數字鐘設計過程中，更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法。，所以在計數模塊上面有以前的經驗，設計技術模塊很快就得出了正確的結果，雖然跟實驗室用得芯片不一樣，但原理相同。
下載:
Proteus文件.7z
(480.47 KB, 下載次數: 93)
2023-5-11 15:05 上傳
點擊文件名下載附件
數字時鐘文件 下載積分: 黑幣 -5
|
[復制鏈接]
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
淘帖
頂
踩
